前のページ 1/2 次のページ

PDP-10は、1960年代終盤からディジタル・イクイップメント・コーポレーション(DEC)が製造したPDPシリーズコンピュータのひとつ。タイムシェアリングシステムを一般に浸透させたマシンであり、多くの大学や研究機関で採用されたことから1970年代のハッカー文化に大きな影響を与えた。PDP-10を導入した主な大学/研究機関としては、MITの人工知能研究所およびProject MAC、スタンフォード大学の人工知能研究所、カーネギーメロン大学などがある。

PDP-10のアーキテクチャはPDP-6とほぼ同じで、36ビットワードである。命令セットは若干拡張されており、ハードウェアの実装は進歩している。命令セットは未だに卓越しているという見方もあり、特に "byte"命令は任意のビットフィールドを操作することができた(この場合の byte は必ずしも8ビットを意味しない)。

◆ 機種と技術的進展

1968年に登場した最初のPDP-10のプロセッサはKA10である。トランジスタをDECのフリップチップ技術でパッケージし、半自動化された工程によってバックプレーンのワイヤラッピングが行われている。1973年、KI10が新たに導入された。これはTTL集積回路を使っている。さらに1975年には高性能なKL10(さらに後にはKL20)が導入された。こちらはECLで構成され、マイクロプログラム方式を導入し、キャッシュメモリを搭載している。低価格版のKS10も1978年に登場し、TTLとAm2901ビットスライスチップで構成され、PDP-11のUnibusを使って周辺機器を接続するようになっていた。

KA10の最大メモリ容量は256Kワード(1152Kバイト (情報))である。ページング機構は持たず、2本のプロテクション/リロケーションレジスタ(base and bounds レジスタとも呼ぶ)でメモリ管理を行っている。これによりユーザーのアドレス空間の半分をメインメモリの指定した領域に限定できる。従って、リードオンリーで共有可能なテキストセグメント(high segmentとも呼ばれた)とリード/ライト可能なデータセグメントおよびスタックセグメント(low segmentとも呼ばれた)という後のUNIXでも使われたプロセスモデルが可能であった。MITやBBNでは、KA10 に改造を加えて物理メモリ容量を増やし、ページング機構を追加した。

KI10およびその後のプロセッサではページング方式が採用され、最大4Mワードの大容量物理アドレス空間をサポートした。

最初のKL10モデル(1070, 1080など)はオリジナルのPDP-10のメモリバスを使用し、拡張メモリモジュールを追加していた。DECSYSTEM-20(2040, 2050, 2060, 2065)のプロセッサは(「KL20」と(間違って)呼ばれているが)、CPUと同じ筐体内のメモリを使用していた。10xxモデルの構成はこれとは異なり、DECSYSTEM-20の背の低い筐体ではなくオリジナルのPDP-10と同じ背の高い筐体を使用していた。10xx と 20xx のモデル間の差異は見た目の問題が大きく、10xx系であっても20xx系のようなメモリおよびI/Oの構成のものもあったし、20xx系でも10xx系のような構成のものもあった。どちらの系列でもTOPS-10とTOPS-20のマイクロコードが実行できたため、どちらのオペレーティングシステムも実行できたのである。

後に 2060プロセッサの Model B 版では仮想アドレス空間の256Kワードという制限を取り払い、最大32個の256Kワードまでの「セクション」を構成可能にして命令セットもそれに応じて変更された。従って、従来の Model A と Model B は全く別のCPUとみなすことができる。Model B の機能を生かした最初のオペレーティングシステムは TOPS-20 release 3 であり、ユーザーモードのアドレッシング拡張はTOPS-20 release 4 でサポートされた。TOPS-20 release 4.1 は Model B プロセッサでのみ動作し、Model A では動作できなかった。

困ったことに、KS10は Model B アーキテクチャを実装するだけの余裕があったにも関わらず Model A アーキテクチャであった。このためにKS10の製品寿命は非常に短かったのである。

最後のアップグレードはMCA25と呼ばれ、2060 から 2065 へのアップグレードであった。これにより複数セクションで動作するプログラムの性能が向上した。

◆ ソフトウェア

前のページ 1/2 次のページ

・PDP-10 page1

・PDP-10 page2